Quartus II(綜合性CPLD/FPGA開(kāi)發(fā)軟件)
詳情介紹
Quartus II是Intel Corporation推出的一款綜合性PLD/FPGA開(kāi)發(fā)軟件,內(nèi)置強(qiáng)大的綜合器和仿真器,支持原理圖、VHDL、VerilogHDL以及AHDL等多種設(shè)計(jì)文件的輸入,可輕松完成從設(shè)計(jì)輸入到硬件配置的整個(gè)PLD設(shè)計(jì)流程。目前Quartus II Subscription Edition支持面向高端28 nm Stratix V FPGA和SoC的設(shè)計(jì)、面向支持Stratix V FPGA的設(shè)計(jì),設(shè)計(jì)編譯時(shí)間平均縮短50%,提高了設(shè)計(jì)人員的效率,實(shí)現(xiàn)了業(yè)界所有FPGA中最快的Fmax,比起同類競(jìng)爭(zhēng)產(chǎn)品有兩個(gè)速率等級(jí)的優(yōu)勢(shì)。
軟件特點(diǎn)
1、Quartus II設(shè)計(jì)軟件也可以自動(dòng)地從QuartusII仿真器波形文件中創(chuàng)建完整的HDL測(cè)試平臺(tái)
2、支持高速I/O設(shè)計(jì),生成專用I/O緩沖信息規(guī)范(IBIS)模型導(dǎo)入到常用的EDA信號(hào)集成工具中。IBIS模型根據(jù)設(shè)計(jì)中每個(gè)管腳的I/O標(biāo)準(zhǔn)設(shè)置來(lái)定制,簡(jiǎn)化第三方工具的分析
3、支持雙核CPU的嵌入
4、可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述,并將其保存為設(shè)計(jì)實(shí)體文件;
芯片(電路)平面布局連線編輯
5、LogicLock增量設(shè)計(jì)方法,用戶可建立并優(yōu)化系統(tǒng),然后添加對(duì)原始系統(tǒng)的性能影響較小或無(wú)影響的后續(xù)模塊
功能強(qiáng)大的邏輯綜合工具
6、完備的電路功能仿真與時(shí)序邏輯仿真工具
7、定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析
8、可使用SignalTap II邏輯分析工具進(jìn)行嵌入式的邏輯分析
9、支持軟件源文件的添加和創(chuàng)建,并將它們鏈接起來(lái)生成編程文件
10、使用組合編譯方式可一次完成整體設(shè)計(jì)流程
11、自動(dòng)定位編譯錯(cuò)誤
12、高效的期間編程與驗(yàn)證工具
13、可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件
14、能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件
軟件功能
1、OpenCL的SDK為沒(méi)有FPGA設(shè)計(jì)經(jīng)驗(yàn)的軟件編程人員打開(kāi)了強(qiáng)大的并行FPGA加速設(shè)計(jì)新世界。
從代碼到硬件實(shí)現(xiàn),OpenCL并行編程模型提供了最快的方法。與其他硬件體系結(jié)構(gòu)相比, FPGA的軟件編程人員以極低的功耗實(shí)現(xiàn)了很高的性能。
2、Qsys系統(tǒng)集成工具提供對(duì)基于ARM的Cyclone V SoC的擴(kuò)展支持。
現(xiàn)在,Qsys可以在FPGA架構(gòu)中生成業(yè)界標(biāo)準(zhǔn)AMBA AHB和APB總線接口。而且,這些接口符合ARM的TrustZone要求,支持客戶在安全的關(guān)鍵系統(tǒng)資源和其他非安全系統(tǒng)資源之間劃分整個(gè)基于SoC-FPGA的系統(tǒng)。
3、DSP Builder設(shè)計(jì)工具支持系統(tǒng)開(kāi)發(fā)人員在DSP設(shè)計(jì)中高效的實(shí)現(xiàn)高性能定點(diǎn)和浮點(diǎn)算法。
新特性包括更多的math、h函數(shù),提高了精度,增強(qiáng)了取整參數(shù),為定點(diǎn)和浮點(diǎn)FFT提供可參數(shù)賦值的FFT模塊,還有更高效的折疊功能,提高了資源共享能力。
4、效能和性能領(lǐng)先
對(duì)于CPLD、FPGA、SoC和HardCopy? ASIC設(shè)計(jì),Altera Quartus? II 軟件在性能和效能上是業(yè)界首屈一指的軟件。通過(guò)Quartus II 軟件,您無(wú)論采用哪種方法設(shè)計(jì)FPGA都會(huì)非常方便。它通過(guò)全功能高級(jí)設(shè)計(jì)工具支持復(fù)雜系統(tǒng)的開(kāi)發(fā),這一工具提供基于C、基于系統(tǒng)或者基于IP和基于模型的設(shè)計(jì)輸入。Altera的高級(jí)設(shè)計(jì)流程讓您的構(gòu)思更迅速的在硅片中實(shí)5、新增特性
與Quartus II軟件v12、1相比,編譯平均快出了25%,某些設(shè)計(jì)提高了近三倍。此外,在高端領(lǐng)域以及優(yōu)異的邏輯封裝能力方面,與最相近的競(jìng)爭(zhēng)產(chǎn)品相比,Quartus II Subscription Edition使您的fMAX提高了23%。還有一款新產(chǎn)品是推出了面向OpenCL的Altera? SDK產(chǎn)品*。
OpenCLTM和OpenCL標(biāo)識(shí)是蘋果有限公司的商標(biāo),使用時(shí)需要經(jīng)過(guò)Khronos的授權(quán)。
6、關(guān)鍵新特性
編譯平均快出25%
支持8內(nèi)核多處理
改進(jìn)適配器,實(shí)現(xiàn)了業(yè)界最快的硅片。
比最相近競(jìng)爭(zhēng)產(chǎn)品更強(qiáng)的邏輯封裝能力
推出面向OpenCL的Altera SDK產(chǎn)品
增強(qiáng)Qsys系統(tǒng)集成工具,包括:
支持ARM? TrustZone?技術(shù),以及高級(jí)外設(shè)總線(APBTM)和高性能總線(AHBTM)。
支持VHDL總線功能模型(BFM)
收發(fā)器工具包增強(qiáng)功能,包括:
面向Stratix? V FPGA的誤碼檢查
能夠測(cè)量并報(bào)告每一工作收發(fā)器通道的數(shù)據(jù)速率
SignalTap? II邏輯分析器增強(qiáng)功能,包括:
不需要重新編譯,能夠改變基本觸發(fā)工作。
來(lái)自Altera SoC硬核處理器系統(tǒng)(HPS)事件的交叉觸發(fā)
為大部分28 nm器件提供編程器目標(biāo)文件(POF)支持
簡(jiǎn)化了更新IP內(nèi)核過(guò)程
采用新安裝程序,簡(jiǎn)化了軟件和器件系列安裝。
7、器件支持
Stratix V:FPGA 除5SGSD6和5SGSD8之外的所有產(chǎn)品器件的最終時(shí)序模型,除Stratix V GT器件之外的所有產(chǎn)品器件功耗模型,為判決反饋均衡提供MegaWizard?支持
Arria V:FPGA 5AGXA5 (190K邏輯單元)、5AGXA7和5AGTC7 (242K邏輯單元)器件的POF支持,5AGXB1、5AGXB3和5AGTD3的最終時(shí)序模型,所有Arria? V GZ器件的最終時(shí)序模型
Cyclone V:FPGA 5CGXC4、5CGXC5, 5CGXC7(M484)、5CGTD5和5CGTD7(M484)器件的POF支持
Cyclone V:SoC 5CSXC6ES和5CSEA6ES (110K邏輯單元)器件的POF支持,后適配VHDL功能仿真支持
其他版本
下載地址
- 電腦版
- 本地下載通道(需跳轉(zhuǎn)至官網(wǎng)下載):
- 官方版下載
同類軟件
Coreform Cubit(六角網(wǎng)格劃分軟件) v2024.8.0
silvaco tcad2019官方版 v1.19.36.1電腦版
ESTECO modeFRONTIER(多目標(biāo)優(yōu)化軟件) v2020R3
Antenna Magus 2024(天線設(shè)計(jì)工具) v14.1.0
Beacon Designer PCR(引物和探針設(shè)計(jì)軟件) v8.14
幾何表達(dá)式(幾何繪圖工具) v3.3.7
EPLAN Electric p8 2024官方版(電氣工程設(shè)計(jì)軟件) 官方版
ds simulia suite2022官方版(流體仿真軟件) 附安裝教程
網(wǎng)友評(píng)論
共0條評(píng)論分類列表
類似軟件
精彩發(fā)現(xiàn)
換一換精品推薦
-
學(xué)院派工具箱cad插件 輔助設(shè)計(jì) / 3.19M
查看 -
OriginLab OriginPro 2022中文版 v9.9.0.225 輔助設(shè)計(jì) / 1.77G
查看 -
multisim仿真軟件 v14.3 輔助設(shè)計(jì) / 887.44M
查看 -
xhtools小伙結(jié)構(gòu)工具箱 v2.0 輔助設(shè)計(jì) / 21.2M
查看 -
Autodesk Moldflow Adviser 2023完整版 輔助設(shè)計(jì) / 1.96G
查看